Semiconductor Physics Qua Con Số — Cách Hiểu nᵢ, Nₐ, và kT/q Theo Kiểu Engineer

Hồi học semiconductor physics, mình hay thấy những con số kiểu $10^{10}\ \text{cm}^{-3}$ hay $10^{17}\ \text{cm}^{-3}$ xuất hiện trong bài tập mà không có cảm giác gì về chúng cả. Lớn hay nhỏ? So với cái gì? Tại sao con số đó lại quan trọng?

Bài này mình sẽ không đi qua lý thuyết từ đầu. Thay vào đó mình sẽ build intuition từ ba con số cụ thể — nồng độ carrier intrinsic $n_i$ , nồng độ doping $N_a / N_d$ , và thermal voltage $kT/q$ — theo cách mà engineer thực sự cần hiểu khi làm việc với MOSFET và junction.

Con số thứ nhất — $n_i$ : Silicon thuần không “sạch” như mình nghĩ

Intrinsic carrier concentration $n_i$ là số lượng electron tự do (và lỗ trống) có trong silicon thuần — không có doping — ở nhiệt độ phòng:

n_i \approx 1.5 \times 10^{10}\ \text{cm}^{-3} \quad \text{(Si, 300K)}

Con số này nghe có vẻ lớn — 15 tỷ carrier trong mỗi cm³. Nhưng hãy so sánh với mật độ nguyên tử silicon:

N_{Si} \approx 5 \times 10^{22}\ \text{cm}^{-3}

Tỉ lệ:

\frac{n_i}{N_{Si}} \approx 3 \times 10^{-13}

Tức chỉ có 3 trong 10 nghìn tỷ nguyên tử silicon tạo ra electron tự do. Silicon thuần về cơ bản là insulator ở nhiệt độ phòng — nó chỉ dẫn điện được nhờ nhiệt năng kích thích một phần rất nhỏ electron vượt qua band gap.

Tại sao $n_i$ quan trọng với engineer?

$n_i$ là nền — mức tối thiểu của carrier concentration dù mình có làm gì đi nữa. Và $n_i$ tăng rất mạnh theo nhiệt độ:

n_i \propto T^{3/2} \cdot \exp\!\left(\frac{-E_g}{2kT}\right)

Ở ba mốc nhiệt độ quan trọng:

Nhiệt độ	$n_i\ (\text{cm}^{-3})$	So với 27°C
27°C (300K)	$1.5 \times 10^{10}$	1×
85°C (358K)	$\approx 2 \times 10^{11}$	~13×
125°C (398K)	$\approx 10^{12}$	~67×

Đây là lý do leakage current của diode và junction tăng mạnh ở nhiệt độ cao — vì dòng reverse saturation tỉ lệ với $n_i^2$ . Khi $n_i$ tăng 13 lần thì leakage tăng 169 lần. Với mạch analog cần bias chính xác hay circuit cần low leakage như sample-and-hold, đây là con số phải nhớ.

Con số thứ hai — $N_a / N_d$ : Doping thay đổi mọi thứ

Khi mình thêm dopant vào silicon — boron cho p-type ( $N_a$ ), phosphorus hay arsenic cho n-type ( $N_d$ ) — carrier concentration thay đổi hoàn toàn. Với p-type doping $N_a \gg n_i$ :

p \approx N_a, \qquad n \approx \frac{n_i^2}{N_a}

Và phải luôn thỏa mãn law of mass action:

n \cdot p = n_i^2

Cảm giác về các mức doping

Đây là phần hầu hết sách thiếu — không ai nói cho bạn biết con số doping nào là “nhẹ”, “vừa”, hay “nặng”:

Mức doping	$N_a$ hoặc $N_d\ (\text{cm}^{-3})$	Ứng dụng điển hình
Lightly doped	$10^{14}$ – $10^{15}$	p-substrate, n-well
Moderately doped	$10^{16}$ – $10^{17}$	Channel của MOSFET
Heavily doped	$10^{18}$ – $10^{20}$	Source/drain (n+, p+)
Degenerate	$> 10^{20}$	Poly gate, ohmic contact

Lấy ví dụ cụ thể với p-substrate điển hình của process 180nm: $N_a = 10^{15}\ \text{cm}^{-3}$ .

p = 10^{15}\ \text{cm}^{-3}

n = \frac{n_i^2}{N_a} = \frac{(1.5 \times 10^{10})^2}{10^{15}} = \frac{2.25 \times 10^{20}}{10^{15}} = 2.25 \times 10^{5}\ \text{cm}^{-3}

Tỉ lệ majority/minority carrier:

\frac{p}{n} = \frac{10^{15}}{2.25 \times 10^{5}} \approx 4.4 \times 10^{9}

Lỗ trống nhiều hơn electron tự do 4.4 tỷ lần. Đây là lý do tại sao minority carrier injection là thứ kiểm soát dòng qua diode và BJT — chênh lệch nồng độ khổng lồ này tạo ra gradient khuếch tán rất mạnh.

Built-in potential — $\phi_0$ ra từ đâu?

Khi p-type và n-type tiếp xúc nhau, built-in potential của junction được tính trực tiếp từ nồng độ doping:

\phi_0 = \frac{kT}{q} \ln\!\left(\frac{N_a \cdot N_d}{n_i^2}\right)

Với $N_a = 10^{15}\ \text{cm}^{-3}$ (p-substrate) và $N_d = 10^{17}\ \text{cm}^{-3}$ (n+ drain):

\phi_0 = 0.026 \times \ln\!\left(\frac{10^{15} \times 10^{17}}{(1.5 \times 10^{10})^2}\right) = 0.026 \times \ln(4.44 \times 10^{16}) \approx 0.026 \times 38.3 \approx \mathbf{0.72\ \text{V}}

Đây chính xác là con số $\phi_0 \approx 0.7$ – $0.8\ \text{V}$ được dùng trong công thức junction capacitance. $\phi_0$ phụ thuộc vào logarithm của tích doping hai bên, nên nó khá ổn định và ít nhạy với process variation hơn nhiều thông số khác.

Depletion width — doping quyết định chiều rộng

Chiều rộng depletion region ở zero bias:

W_d = \sqrt{\frac{2\,\varepsilon_{Si}\,\phi_0}{q} \cdot \frac{N_a + N_d}{N_a \cdot N_d}}

Với doping không đối xứng ( $N_d \gg N_a$ ), depletion region lấn vào phía doping nhẹ hơn là chính. Ước lượng nhanh cho $N_a = 10^{15}\ \text{cm}^{-3}$ :

W_d \approx \sqrt{ \frac{2 \times 11.7 \times 8.85 \times 10^{-12} \times 0.72} {1.6 \times 10^{-19} \times 10^{21}} } \approx \mathbf{30\ \text{nm}}

Khoảng 30nm ở zero bias. Tăng reverse bias lên $0.9\ \text{V}$ thì $W_d$ tăng lên ~50nm — giải thích tại sao junction capacitance giảm theo bias, vì $C_j = \varepsilon_{Si} \cdot A / W_d$ .

Con số thứ ba — $kT/q$ : Thermal voltage, thước đo mọi thứ

Thermal voltage là con số quan trọng nhất trong semiconductor và mạch analog:

V_T = \frac{kT}{q} = \frac{1.38 \times 10^{-23} \times 300}{1.6 \times 10^{-19}} \approx \mathbf{25.85\ \text{mV}} \quad \text{(27°C)}

Mình hay làm tròn thành 26 mV ở 27°C. Cách nhớ nhanh: $kT/q \approx T / 11600\ \text{V}$ — tức cứ mỗi 11.6K nhiệt độ tuyệt đối thì $V_T$ tăng 1mV.

Ở các nhiệt độ quan trọng:

Nhiệt độ	$kT/q$
−40°C (233K)	20.1 mV
27°C (300K)	25.9 mV
85°C (358K)	30.9 mV
125°C (398K)	34.3 mV

$kT/q$ xuất hiện ở đâu trong thiết kế?

1. Subthreshold slope của MOSFET

Tốc độ dòng tăng theo $V_{GS}$ khi transistor chưa fully on bị giới hạn bởi $kT/q$ :

SS = n \cdot \frac{kT}{q} \cdot \ln(10) \approx n \times 60\ \text{mV/decade} \quad \text{(lý tưởng, } n = 1\text{)}

60 mV/decade là giới hạn vật lý ở nhiệt độ phòng — không thể tốt hơn với MOSFET thông thường. Đây là lý do $V_{DD}$ không thể giảm vô hạn mà vẫn giữ được noise margin, và tại sao low-power design luôn phải trade-off giữa leakage và switching speed.

2. Giới hạn $g_m/I_d$

\left.\frac{g_m}{I_d}\right|_{\max} = \frac{1}{n \cdot kT/q} \approx \frac{1}{26\ \text{mV}} \approx 38\ \text{V}^{-1}

Đây là $g_m/I_d$ maximum — đạt được khi transistor hoạt động sâu trong weak inversion. Trong strong inversion, $g_m/I_d = 2/V_{ov}$ thấp hơn nhiều. $kT/q$ đặt ra giới hạn trên của efficiency: bao nhiêu $g_m$ mình lấy được trên mỗi µA dòng tiêu thụ.

3. Sensitivity của bias circuit với nhiệt độ

Offset voltage của differential pair liên quan đến $kT/q$ qua:

V_{os} \approx \frac{kT}{q} \cdot \frac{\Delta I_D}{I_D}

Khi nhiệt độ tăng, $kT/q$ tăng → offset tăng theo. Đây là lý do spec offset voltage của op-amp luôn được test ở cả nhiệt độ cao và thấp.

Cảm giác về 26 mV

26 mV nhỏ hơn một order of magnitude so với $V_{th} \approx 0.5\ \text{V}$ , và nhỏ hơn nhiều so với $V_{DD} = 1.8\ \text{V}$ . Nhưng nó kiểm soát hành vi exponential — một thay đổi $V_{GS}$ nhỏ vài mV trong vùng subthreshold là dòng thay đổi vài lần.

Đây là lý do khi bias transistor ở dòng rất nhỏ (nanoamp), một sai lệch $V_{GS}$ chỉ 50–100 mV — tức 2–4 lần $kT/q$ — có thể làm dòng lệch một order of magnitude. Sensitivity ở vùng này rất cao — và đó là cả thách thức lẫn cơ hội của ultra-low-power analog design.

Ba con số, một bức tranh

Đặt ba con số lại với nhau, mình thấy một bức tranh nhất quán.

$n_i = 1.5 \times 10^{10}\ \text{cm}^{-3}$ nói với mình rằng silicon thuần không dẫn điện tốt — doping mới là thứ tạo ra carrier hữu ích. Và ở nhiệt độ cao, $n_i$ tăng đủ mạnh để “xóa” đi hiệu quả của doping nhẹ — đó là lý do device có giới hạn nhiệt độ hoạt động.

$N_a / N_d$ quyết định $\phi_0$ , $W_d$ , $C_j$ — tất cả những thứ quan trọng trong junction. Doping không đối xứng giải thích tại sao depletion region lấn vào phía nhẹ hơn, và tại sao source/drain phải heavily doped để tạo ohmic contact tốt.

$kT/q = 26\ \text{mV}$ là thước đo của mọi hiện tượng nhiệt — subthreshold slope, giới hạn $g_m/I_d$ , sensitivity của bias circuit. Khi nào thấy hành vi exponential trong mạch, $kT/q$ luôn là thứ kiểm soát độ dốc.

Tổng kết

Ba con số cần nhớ và có intuition:

$n_i \approx 1.5 \times 10^{10}\ \text{cm}^{-3}$ — nền của mọi thứ, tăng mạnh theo nhiệt độ ( $\propto n_i^2$ với leakage), kiểm soát giới hạn nhiệt của device
Doping range $10^{14}$ – $10^{20}\ \text{cm}^{-3}$ — substrate nhẹ, channel vừa, source/drain nặng. Logarithm của tích doping hai bên cho ra $\phi_0 \approx 0.7\ \text{V}$
$kT/q \approx 26\ \text{mV}$ ở 27°C — thước đo subthreshold behavior, giới hạn $g_m/I_d$ , và sensitivity nhiệt độ của mọi mạch analog

Bài tiếp theo mình sẽ kết nối những con số này trực tiếp vào $V_{th}$ của MOSFET — tại sao $V_{th}$ phụ thuộc vào $N_a$ , $\phi_0$ , và điện tích depletion $Q_{dep}$ , và tại sao process có thể tune $V_{th}$ bằng cách thay đổi doping channel.

Tham khảo

Baker, CMOS Circuit Design, Layout, and Simulation, 4th ed., Chương 2 — semiconductor fundamentals với số liệu process cụ thể, trình bày theo hướng circuit designer. Website đi kèm tại cmosedu.com có thêm SPICE examples và MOSFET models miễn phí.
Neamen, Semiconductor Physics and Devices — nếu muốn đọc lại derivation đầy đủ của law of mass action, built-in potential, và depletion approximation. Dễ đọc hơn Streetman, phù hợp để xem lại khi cần.
Ali Sheikholeslami, Circuit Intuitions series, IEEE Solid-State Circuits Magazine — đặc biệt các bài về exponential behavior và thermal voltage. Toàn bộ series đọc miễn phí tại eecg.utoronto.ca/~ali/intuitions.html.

Con số thứ nhất — nin_ini​: Silicon thuần không “sạch” như mình nghĩ

Tại sao nin_ini​ quan trọng với engineer?

Con số thứ hai — Na/NdN_a / N_dNa​/Nd​: Doping thay đổi mọi thứ